polito.it
Politecnico di Torino (logo)

List of theses with "Lavagno, Luciano as relator"

Up a level
Export as [feed] Atom [feed] RSS 1.0 [feed] RSS 2.0
Group by: Date | No Grouping
Number of items: 23.

26 October 2017

[img] Robert Margelli. System-level Design of a Latency-insensitive RISC-V Microprocessor and Optimization via High-level Synthesis. Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2017

20 April 2018

Simone Rossi. Accelerating Convolutional Neural Networks with High-Level Synthesis. Rel. Luciano Lavagno, Luca Carloni. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2018

[img] Qinglang Guo. Efficient FPGA implementation of High-Performance Computing applications via High-Level Synthesis. Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2018

Christian Palmiero. A Hardware Dynamic Information Flow Tracking Architecture for Low-level Security on a RISC-V Core. Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2018

[img] Kuku Tena Nigatu. tagless long/distance capacitive sensors for indoor human localization. Rel. Mihai Teodor Lazarescu, Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2018

26 July 2018

[img] Rocco Sciaraffa. Dispositivo riconfigurabile per sistemi GALS = A Reconfigurable Device for GALS Systems. Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2018

[img] Ramon Messinetti. Integration and Development of a Dynamic Web Server on Embedded Microcontrollers. Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2018

29 October 2018

[img] Sahar Eslami. Hardware Acceleration for Neural Networks. Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2018

14 December 2018

[img] Muhammad Usman Jamal. Hardware Accelerators for Long short-term memory Neural Networks using High Level Synthesis (HLS). Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2018

16 April 2019

[img] Federico Parodi. Analysis and Design of an FIR Filter Obtained with High Level Synthesis. Rel. Mario Roberto Casu, Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2019

[img] Simone Impagnatiello. CIC filter design with HLS. Rel. Mario Roberto Casu, Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2019

Paolo Cancello. Calibration of a Top View Camera System in Autosar Context. Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2019

[img] Aldo Conte. FPGA based acceleration of a particle simulation High performance computing application. Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2019

[img] Christian Ulrich Fotso Hondjie. Front-end for long range capacitive sensor. Rel. Mihai Teodor Lazarescu, Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2019

[img] Ettore Antonino Giliberti. Interconnect analysis and system integration for a RISC-V based System on Chip. Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2019

[img] Yunqing Zhao. Using HLS for design space exploration of Load/Store queue. Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2019

26 July 2019

Francesco Franco. Evaluating basic building blocks needed to build FPGA fabrics from memristors. Rel. Luciano Lavagno, Dirk Koch. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2019

25 October 2019

[img] Muhammad Rashid. CAPACITIVE SENSOR FRONTEND USING AMPLITUDE AND PHASE DEMODULATION. Rel. Mihai Teodor Lazarescu, Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2019

[img] Riccardo Cappai. Developement of RISC V based System Controller for Coarse Grain Reconfigurable Architecture. Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2019

[img] Carmelo Apostoliti. FPGA-based acceleration of the GNURadio Software-Defined Radio: the IEEE 802.11p case. Rel. Guido Masera, Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2019

[img] Nasir Ali Shah. Optimization and Acceleration of 5G Link Layer Simulator. Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2019

[img] Muhammad Tahir Rafiq. Routing Congestion Tracing in High-Level Synthesis Flow of FPGA based Systems. Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2019

[img] Simone Fini. Sub-threshold design of arithmetic circuits: when serial might overcome parallel architectures. Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2019

This list was generated on Tue Nov 19 22:57:22 2019 CET.