polito.it
Politecnico di Torino (logo)

Elenco delle tesi il cui relatore è "Lavagno, Luciano"

Livello precedente
[feed] Atom [feed] RSS 1.0 [feed] RSS 2.0
Raggruppa per: Data | Nessun raggruppamento
Numero di pubblicazioni : 9.

26 Ottobre 2017

Margelli, Robert

System-level Design of a Latency-insensitive RISC-V Microprocessor and Optimization via High-level Synthesis.

Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2017

20 Aprile 2018

Rossi, Simone

Accelerating Convolutional Neural Networks with High-Level Synthesis.

Rel. Luciano Lavagno, Luca Carloni. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2018

Guo, Qinglang

Efficient FPGA implementation of High-Performance Computing applications via High-Level Synthesis.

Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2018

Palmiero, Christian

A Hardware Dynamic Information Flow Tracking Architecture for Low-level Security on a RISC-V Core.

Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2018

Nigatu, Kuku Tena

tagless long/distance capacitive sensors for indoor human localization.

Rel. Mihai Teodor Lazarescu, Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2018

26 Luglio 2018

Sciaraffa, Rocco

Dispositivo riconfigurabile per sistemi GALS = A Reconfigurable Device for GALS Systems.

Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2018

Messinetti, Ramon

Integration and Development of a Dynamic Web Server on Embedded Microcontrollers.

Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2018

29 Ottobre 2018

Eslami, Sahar

Hardware Acceleration for Neural Networks.

Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2018

14 Dicembre 2018

Jamal, Muhammad Usman

Hardware Accelerators for Long short-term memory Neural Networks using High Level Synthesis (HLS).

Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2018

Questa lista è stata generata il Mon Mar 25 23:18:29 2019 CET.