![[up]](/style/images/multi_up.png)
Up a level11 Aprile 2025
Giovanni Cascone.
Weights Compression for Efficient Convolutional Neural Networks Acceleration on FPGA.
Rel. Luciano Lavagno, Giovanni Brignone, Roberto Bosio, Teodoro Urso. Politecnico di Torino, Corso di laurea magistrale in Mechatronic Engineering (Ingegneria Meccatronica), 2025
25 Luglio 2025
Niccolo Cacioli.
Optimizing YOLO Inference for Hardware Constraints Through Quantization Techniques.
Rel. Luciano Lavagno, Teodoro Urso. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2025
24 Ottobre 2025
Lorenzo Rizzo.
Prototyping and Evaluation of Code Generation for CNN Acceleration on FPGAs For the AIdge ML Deployment Framework.
Rel. Luciano Lavagno, Mihai Teodor Lazarescu, Roberto Bosio, Teodoro Urso. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2025
