Up a level |
Francesca Sica. Design of an edge-oriented vector accelerator based on RISC-V "V" extension. Rel. Guido Masera, Maurizio Martina, Michele Caon, Walid Walid. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2022
Flavia Guella. HERMIONE: a Co-design Methodology for Layer-wise Approximation of Neural Networks on RISC-V. Rel. Maurizio Martina, Guido Masera, Emanuele Valpreda, Michele Caon. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2023