Livello precedente |
Danilo Pesaresi. Implementazione hardware di NTRU su FPGA = Hardware implementation of NTRU on FPGA. Rel. Guido Masera, Andrea Molino, Gabriele Coppolino. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2021
Giulio Pecoraro. Implementazione hardware di SHA-3 e HMAC su FPGA = Hardware implementation of SHA-3 and HMAC on FPGA. Rel. Maurizio Martina, Gabriele Coppolino, Andrea Molino. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2021