Giulio Pecoraro
Implementazione hardware di SHA-3 e HMAC su FPGA = Hardware implementation of SHA-3 and HMAC on FPGA.
Rel. Maurizio Martina, Gabriele Coppolino, Andrea Molino. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2021
|
Preview |
PDF (Tesi_di_laurea)
- Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives. Download (2MB) | Preview |
Abstract
Nell’era moderna caratterizzata da bitcoin e da trasmissioni di migliaia di dati sensibili, un ruolo importante per la sicurezza delle informazioni viene ricoperto dalla crittografia che si fonda su algoritmi di cifratura e autenticazione. Fanno parte della seconda famiglia le funzioni hash che lavorano su dati in binario di lunghezza variabile producendo una rappresentazione condensata del messaggio iniziale. Lo scopo di questa tesi, sviluppata in Telsy, azienda leader nell’ambito della crittografia e della Cyber Security, è quello di analizzare e sviluppare su FPGA un algoritmo di hash di recente pubblicazione noto come SHA-3. Il primo passo per arrivare ad un’implementazione efficace dell’algoritmo è stato studiare le basi matematiche dello SHA-3 per acquisire una conoscenza approfondita del suo funzionamento.
La fase di sviluppo, in particolare dello SHA3-512, é proseguita su due strade differenti, una di implementazione software dell’algoritmo da eseguire sul processore NIOS II presente sull’FPGA e l’altra di implementazione hardware da sintetizzare sulla medesima scheda in modo da poter dedurre la soluzione migliore in termini di prestazioni
Relatori
Anno Accademico
Tipo di pubblicazione
Numero di pagine
Corso di laurea
Classe di laurea
Aziende collaboratrici
URI
![]() |
Modifica (riservato agli operatori) |
