![]() | Up a level |
Robert Margelli.
System-level Design of a Latency-insensitive RISC-V Microprocessor and Optimization via High-level Synthesis.
Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2017