![[up]](/style/images/multi_up.png)
Up a levelRaggruppa per: Tipologia del documento | Nessun raggruppamento
Numero di pubblicazioni : 1.
-
Aditya Garg.
Analysis and Mitigation of Single Event Transients (SET) effect on RISC-V based FPGA.
Rel. Luca Sterpone. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2024
Preview
