![[up]](/style/images/multi_up.png)
Up a levelRaggruppa per: Tipologia del documento | Nessun raggruppamento
Numero di pubblicazioni : 1.
Daniele Di Capua.
Design Space Exploration of Integrated Circuit Floorplans through Area Minimization and ML-Guided Macro Placement.
Rel. Guido Masera. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2025
Preview
