Livello precedente |
Giulio Milici. Fault tolerant L1 cache for the CORSAIR Multi-Core architecture. Rel. Alberto Macii. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2018
Sergio Mazzola. ISA extensions in the Snitch Processor for Signal Processing. Rel. Alberto Macii, Luca Benini, Samuel Riedel, Matheus De Araujo Cavalcante. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2021