![[up]](/style/images/multi_up.png)
Up a levelRaggruppa per: Tipologia del documento | Nessun raggruppamento
Salta a: Tesi
Numero di pubblicazioni : 1.
Tesi
Chen Xie.
Hardware Accelerator for LSTM Neural Networks using High-Level Synthesis.
Rel. Massimo Poncino, Daniele Jahier Pagliari. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2020
Preview
