Tesi

• Pietro Venerito. Development of a UVM-Based Verification Framework for FPGA Digital Designs in Aerospace Applications. Rel. Mario Roberto Casu. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2025