![[up]](/style/images/multi_up.png)
Up a levelRaggruppa per: Tipologia del documento | Nessun raggruppamento
Numero di pubblicazioni : 1.
-
Pietro Venerito.
Development of a UVM-Based Verification Framework for FPGA Digital Designs in Aerospace Applications.
Rel. Mario Roberto Casu. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2025
![[thumbnail of Tesi_di_laurea]](https://webthesis.biblio.polito.it/style/images/fileicons/application_pdf.png "Tesi_di_laurea")
