Up a level |
Stefano Pala. Progetto di un generatore di clock per circuiti in tecnologia pNML = Clock generator design for pNML technology circuits. Rel. Maurizio Zamboni, Fabrizio Riente, Mariagrazia Graziano, Marco Vacca. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2021