Stefano Pala
Progetto di un generatore di clock per circuiti in tecnologia pNML = Clock generator design for pNML technology circuits.
Rel. Maurizio Zamboni, Fabrizio Riente, Mariagrazia Graziano, Marco Vacca. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2021
|
Preview |
PDF (Tesi_di_laurea)
- Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives. Download (8MB) | Preview |
Abstract
Nell'ultimo decennio, le porte porte logiche basate sulla tecnologia nanomagnetic logic (NML) e perpendicular nanomagnetic logic (pNML) hanno iniziato a farsi strada nei moderni chip integrati, questo tipo di porte logiche è basato sull'accoppiamento magnetico, anziché sul trasferimento di carica come i classici dispositivi basati su transistore; per questa ragione, è necessario un meccanismo di sincronia che utilizzi l'accoppiamento magnetico per temporizzare le porte logiche pNML ed NML e sono già stati presentati studi di induttori on-chip con film ferromagnetici per tale scopo. Questi dimostrano che utilizzando materiali ferromagnetici ad alta permeabilità magnetica, è possibile ottenere dissipazioni di densità di potenza minori di 3 W/cm^2 a 50 MHz.
In particolare, induttori on-chip costruiti con CoZrTa, NiFe e Supermalloy (SPy), come materiali ferromagnetici, sono tutt'ora in fase di ricerca e sviluppo
Relatori
Anno Accademico
Tipo di pubblicazione
Numero di pagine
Corso di laurea
Classe di laurea
Aziende collaboratrici
URI
![]() |
Modifica (riservato agli operatori) |
