![[up]](/style/images/multi_up.png)
Up a levelRaggruppa per: Tipologia del documento | Nessun raggruppamento
Numero di pubblicazioni : 1.
Seyedehzahra Mirabedini.
High-Level Synthesis Exploration of Cache size Effects in FPGA-Based subgraph Isomorphism Acceleration.
Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2025
Preview
