![]() | Livello precedente |
Mauro Lubrini.
Optimization of Test Architecture in RISC-V Based System-on-Chip.
Rel. Riccardo Cantoro, Michelangelo Grosso, Iacopo Guglielminetti. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2025