polito.it
Politecnico di Torino (logo)
Webthesis
Biblioteche d'ateneo

Tesi di Castilletti, Vincenzo

Livello precedente
[feed] Atom [feed] RSS 1.0 [feed] RSS 2.0
Raggruppa per: Tipologia del documento | Nessun raggruppamento
Salta a: Tesi
Numero di pubblicazioni : 1.

Tesi

[img] Vincenzo Castilletti. Riduzione dei tempi di simulazione mediante modellazione analogica comportamentale e semplificazione del DSP negli IP SERDES a 64Gbps = Simulation time reduction through behavioral analog modeling and DSP simplifications in 64Gbps SERDES IP. Rel. Guido Masera. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2025

Questa lista รจ stata generata il Fri Jan 9 21:31:06 2026 CET.