Design and implementation of a hardware accelerator for Deep Convolutional Neural Networks
Osvaldo Genovese
Design and implementation of a hardware accelerator for Deep Convolutional Neural Networks.
Rel. Guido Masera, Maurizio Martina. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2018
|
Preview |
PDF (Tesi_di_laurea)
- Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives. Download (5MB) | Preview |
Relatori
Tipo di pubblicazione
URI
 |
Modifica (riservato agli operatori) |
