I processori multicore hanno introdotto nuove sfide nell'architettura dei calcolatori, in particolare nell'assicurare che tutti i core abbiano accesso ai valori aggiornati della memoria condivisa. Questo è realizzato attraverso algoritmi di coerenza che contribuiscono ad assicurare la consistenza tra tutti i core. I protocolli di coerenza più comuni implementano un approccio di "writer-initiated invalidation", in cui tutte le copie distribuite dei dati vengono invalidate quando un core richiede il permesso di scrittura. Questo approccio virtualizza la memoria come un'unica risorsa condivisa, rendendo la coerenza invisibile anche al modello di consistenza più forte. Tuttavia, questa tecnica può essere complessa e richiede una "directory" inclusiva o una costosa comunicazione tra i core.