Questa tesi riguarda la descrizione delle problematiche e dei risultati riguardanti lo sviluppo di un interfaccia tra un FPGA e una memoria, entrambe sulla medesima scheda, utilizzando i paradigmi dell'architettura streaming e ottimizzandone per la performance. Questa interfaccia è inclusa all'interno di un progetto di ricerca più esteso riguardante l'accelerazione di algoritmi di fluidodinamica computazionale sfruttando l'architettura streaming per FPGA. La fluidodianmica computazionale ricade all'interno della famiglia dell high performance computing (HPC). Questo implica che la nostra interfaccia deve essere ottimizata al massimo per garantire la performance dell'intero sistema. Inoltre l'interfaccia si rivela essere un elemento cruciale per tutto il sistema in quanto à il collo di bottiglia dal punto di vista della performance.