polito.it
Politecnico di Torino (logo)
Webthesis
Biblioteche d'ateneo

Tesi di Vaiana, Francesco

Livello precedente
[feed] Atom [feed] RSS 1.0 [feed] RSS 2.0
Raggruppa per: Tipologia del documento | Nessun raggruppamento
Numero di pubblicazioni : 1.

Francesco Vaiana. Architectural design of a configurable hardware accelerator for neural network processing. Rel. Andrea Calimera. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2018

Questa lista รจ stata generata il Mon Apr 29 10:53:36 2024 CEST.