![[up]](/style/images/multi_up.png)
Up a levelRaggruppa per: Tipologia del documento | Nessun raggruppamento
Numero di pubblicazioni : 1.
-
Alessio Grillone.
Process Simulation and Compact Modelling for a Vertical Junctionless Nanowire Transistor.
Rel. Gianluca Piccinini, Fabrizio Mo. Politecnico di Torino, Corso di laurea magistrale in Nanotechnologies For Icts (Nanotecnologie Per Le Ict), 2025
Preview
