Corentin Marais
Adding of a vector co-processor on an open-source RISC-V core for cryptographic algorithms execution.
Rel. Carlo Ricciardi. Politecnico di Torino, Corso di laurea magistrale in Nanotechnologies For Icts (Nanotecnologie Per Le Ict), 2023
|
Preview |
PDF (Tesi_di_laurea)
- Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives. Download (1MB) | Preview |
Abstract
Questa tesi di master è un lavoro di indagine sui co-processori vettoriali per l’esecuzione di algoritmi crittografici. Questo lavoro si concentra su un algoritmo chiamato Keccak, utilizzato nelle diverse fasi dell’algoritmo crittografico post-quantistico Dilitio. Per valutare le prestazioni di Keccak su un co-processore vettoriale chiamato Ara, sono state necessarie implementazioni di protypes di istruzioni nel modello esistente. Questo lavoro preliminare ha lo scopo di misurare l’importanza di questa architettura per i futuri prodotti di Thales. Questi sei mesi di tirocinio sono serviti a dimostrare che il processore Ara attualmente disponi- bile non è adatto all’elettronica di bordo. Se Ara è configurato con due unità esecutive, così come l’istruzione per le permutazioni, il guadagno rispetto a un processore cv32a6 è di circa il 70%.
Tuttavia, questo vantaggio non è sufficiente per competere con l’acceleratore Asic utilizzato nei prodotti attuali
Relatori
Anno Accademico
Tipo di pubblicazione
Numero di pagine
Corso di laurea
Classe di laurea
Aziende collaboratrici
URI
![]() |
Modifica (riservato agli operatori) |
