Development of Methods for the reliability analysis of RISC-V architectures
Giorgio Cora
Development of Methods for the reliability analysis of RISC-V architectures.
Rel. Luca Sterpone. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2023
|
Preview |
PDF (Tesi_di_laurea)
- Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives. Download (1MB) | Preview |
Abstract
Il concetto di esplorazione spaziale è diventato sempre più popolare negli ultimi anni e molte aziende che si avvicinano a questo settore richiedono componenti hardware e software affidabili ed efficienti, anche quando operano in ambienti ad alto rischio. SoC e FPGA rappresentano una soluzione interessante che consentono prestazioni estremamente elevate combinate ad un elevato grado di riconfiguarbilità e potenza computazionale. Un altro grande passo avanti è stato compiuto grazie all'introduzione dell'ISA RISC-V. Essendo basato su una licenza open-source e su un'architettura RISC, è diventato rapidamente un processore leader in migliaia di settori. Implementare un processore veloce ed efficiente su una FPGA non è sufficiente per soddisfare i requisiti degli ambienti spaziali: è necessario garantire affidabilità dove cui campi elettromagnetici e radiazioni possono influenzare il comportamento di ogni tipo di dispositivo elettronico, specialmente quelli programmabili.
Particolare attenzione deve essere rivolta a SEE e SEU: queste anomalie possono influenzare la memoria di configurazione, modificando così l'architettura interna della FPGA e il suo routing, causando conseguenze catastrofiche che non possono essere tollerate in un ambiente critico per la sicurezza
Tipo di pubblicazione
URI
![]() |
Modifica (riservato agli operatori) |
