Study and development of a new Fault Simulator for the new generation of European FPGA

Alessandro Di Chiara

Study and development of a new Fault Simulator for the new generation of European FPGA.

Rel. Luca Sterpone. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2017

Development of a new Fault Simulator for the New Generation of European FPGA

2017/18

Elettronica

Tesi secretata. Full text non presente

Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering)

Modifica (riservato agli operatori)