Andrea Saracino
Studio e Sviluppo di un algoritmo di routing per FPGA radiation-hardened ottimizzato per GPGPU = Study and Development of a Routing Algorithm for Radiation-Hardened FPGAs Optimized for GPGPU.
Rel. Luca Sterpone, Corrado De Sio, Andrea Portaluri. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2024
|
Preview |
PDF (Tesi_di_laurea)
- Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives. Download (2MB) | Preview |
Abstract
I Field Programmable Gate Arrays (FPGAs) sono circuiti integrati riprogrammabili un numero indefinito di volte dopo la produzione. Questa caratteristica permette di adattare il comportamento del dispositivo ad applicazioni specifiche e di rispondere rapidamente a nuove esigenze. Il routing è una delle fasi cruciali del flusso di implementazione di un nuovo design su FPGA. Influenza sia l'implementabilità del design che il rispetto dei vincoli temporali dei segnali interni all'FPGA. Questa fase riceve in input le specifiche delle connessioni tra i vari componenti interni del circuito e ha il compito di determinare i percorsi specifici da seguire per ciascun segnale, ottimizzando il loro attraversamento all'interno del dispositivo per garantire efficienza e affidabilità del sistema.
Tuttavia, questo processo può essere molto dispendioso in termini di tempo e risorse, spesso rappresentando un collo di bottiglia nella toolchain per FPGA
Relatori
Anno Accademico
Tipo di pubblicazione
Numero di pagine
Corso di laurea
Classe di laurea
Aziende collaboratrici
URI
![]() |
Modifica (riservato agli operatori) |
