polito.it
Politecnico di Torino (logo)

Progettazione digitale di compressori approssimati 4:2 per interfacce seriali a 112Gps in tecnologia FinFET = Digital design of 4:2 approximate compressors for 112Gps serial interfaces in FinFET technology

Stefano Rizzello

Progettazione digitale di compressori approssimati 4:2 per interfacce seriali a 112Gps in tecnologia FinFET = Digital design of 4:2 approximate compressors for 112Gps serial interfaces in FinFET technology.

Rel. Maurizio Martina, Guido Masera. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2024

[img]
Preview
PDF (Tesi_di_laurea) - Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives.

Download (5MB) | Preview
Abstract:

La richiesta di comunicazioni ad alta velocità ha spinto allo sviluppo di interfacce sempre più veloci, che richiedono l'utilizzo di tecnologie avanzate e tecniche di progettazione innovative. In particolare, le interfacce seriali a 112Gbps sono sempre più diffuse nei data center e nelle reti di telecomunicazioni, dove la velocità di trasmissione dei dati è fondamentale per garantire prestazioni elevate e tempi di latenza ridotti. Tuttavia, la progettazione di interfacce seriali a queste velocità rappresenta una sfida tecnologica che richiede l'utilizzo di soluzioni avanzate. Nel contesto del SerDes, la riduzione del consumo di potenza rappresenta una performance critica. In particolare, l'equalizzatore digitale (FFE) del SerDes è la parte più grande e il principale contributore al consumo di potenza del sistema. La tesi ha esplorato diverse soluzioni al fine di migliorare l'efficienza energetica del sistema. Nella prima parte, si è analizzata l'implementazione esatta del filtro, valutando alcuni algoritmi presenti in letteratura e mostrando i risultati ottenibili. In particolare, sono stati esaminati i vantaggi e gli svantaggi di ciascuna soluzione, al fine di individuare quella più adatta alle esigenze specifiche dell'applicazione. Nella seconda parte, si è invece valutato l'impatto di soluzioni approssimate per questo tipo di applicazione, concentrandosi sull'impiego di compressori 4:2 approssimati per l'albero delle somme, al fine di ridurre il consumo di potenza del sistema. Sono state esplorate tecniche di aritmetiche approssimata, che hanno dimostrato una evidente efficacia negli ultimi anni, valutando l'impiego di questi compressori. Sono stati condotti test di simulazione per valutare le prestazioni del filtro utilizzando 12 compressori approssimati, confrontandoli tra di loro e con quelli ottenuti con tecniche di progettazione tradizionali. I risultati hanno mostrato che alcuni compressori approssimati 4:2 sono più adatti rispetto ad altri, in base alle esigenze specifiche di velocità, potenza e accuratezza del filtro FFE. Il lavoro svolto può essere utilizzato come base per lo sviluppo e l'ulteriore ottimizzazione di logiche digitali ad alte prestazioni, fornendo importanti indicazioni per migliorare l'efficienza energetica del sistema.

Relators: Maurizio Martina, Guido Masera
Academic year: 2023/24
Publication type: Electronic
Number of Pages: 105
Subjects:
Corso di laurea: Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering)
Classe di laurea: New organization > Master science > LM-29 - ELECTRONIC ENGINEERING
Aziende collaboratrici: STMicroelectronics
URI: http://webthesis.biblio.polito.it/id/eprint/30982
Modify record (reserved for operators) Modify record (reserved for operators)