SOT STT MTJ Architectures for Logic-In-Memory Computing
Michela Graglia
SOT STT MTJ Architectures for Logic-In-Memory Computing.
Rel. Marco Vacca, Maurizio Zamboni. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2021
|
Preview |
PDF (Tesi_di_laurea)
- Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives. Download (23MB) | Preview |
Abstract
SOT STT MTJ Architectures for Logic-In-Memory Computing
Relatori
Tipo di pubblicazione
URI
 |
Modifica (riservato agli operatori) |
