Sviluppo di IP su FPGA per la realizzazione di architetture modulari sulla scheda VirtLAB = Development of IP on FPGA for the Realization of Modular Architectures on the VirtLAB Board,

La presente tesi, intitolata "Sviluppo di IP su FPGA per la realizzazione di architetture modulari sulla scheda VirtLAB", si propone di realizzare un generatore di pattern digitali e un analizzatore di stati logici, strutturandosi in tre sezioni principali. Nella prima sezione, è stato realizzato un blocco di traduzione che consente la comunicazione tra l'interfaccia SPI e l'interfaccia Avalon memory-mapped. Questo blocco è stato collegato a una memoria, permettendo di testare la scrittura e la lettura di dati mediante un terminale configurato per l'interfaccia SPI. La seconda sezione dell'elaborato si concentra sullo sviluppo di un generatore di pattern digitali. Questa sezione prevede la progettazione di un modulo in grado di generare segnali digitali specifici a seconda dei requisiti applicativi. Utilizzando un terminale SPI, sono stati scritti i registri di stato e controllo per configurare il generatore, che successivamente produce un'ampia varietà di pattern. Questa funzionalità è cruciale per testare e validare il comportamento di altri moduli nel sistema, garantendo così un elevato grado di versatilità nell'uso dell'FPGA. Infine, la terza sezione presenta un analizzatore di stati logici, progettato per monitorare e analizzare i segnali digitali in tempo reale. Anche in questo caso, sono state utilizzate tecniche simili a quelle utilizzate per il generatore di pattern, consentendo al terminale SPI di interagire con il modulo per la configurarazione dei registri di stato e controllo. L'analizzatore è in grado di acquisire e visualizzare i dati in modo efficace, facilitando la diagnosi e il debug dei sistemi digitali complessi.