SOT STT MTJ Architectures for Logic-In-Memory Computing

Michela Graglia

SOT STT MTJ Architectures for Logic-In-Memory Computing.

Rel. Marco Vacca, Maurizio Zamboni. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2021

Preview

PDF (Tesi_di_laurea) - Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives.
Download (23MB) | Preview

Abstract:	SOT STT MTJ Architectures for Logic-In-Memory Computing
Relatori:	Marco Vacca, Maurizio Zamboni
Anno accademico:	2020/21
Tipo di pubblicazione:	Elettronica
Numero di pagine:	211
Soggetti:
Corso di laurea:	Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering)
Classe di laurea:	Nuovo ordinamento > Laurea magistrale > LM-29 - INGEGNERIA ELETTRONICA
Aziende collaboratrici:	Politecnico di Torino
URI:	http://webthesis.biblio.polito.it/id/eprint/19227

Modifica (riservato agli operatori)