Speed-up of RISC-V core using Logic-In-Memory operations

Antonia Ieva

Speed-up of RISC-V core using Logic-In-Memory operations.

Rel. Marco Vacca, Marco Ottavi. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2020

Preview

PDF (Tesi_di_laurea) - Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives.
Download (10MB) | Preview

Abstract:
Relatori:	Marco Vacca, Marco Ottavi
Anno accademico:	2019/20
Tipo di pubblicazione:	Elettronica
Numero di pagine:	113
Soggetti:
Corso di laurea:	Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering)
Classe di laurea:	Nuovo ordinamento > Laurea magistrale > LM-29 - INGEGNERIA ELETTRONICA
Ente in cotutela:	KTH - Kungl. Tekniska Hogskolan (Royal Institute of Technology) (SVEZIA)
Aziende collaboratrici:	NON SPECIFICATO
URI:	http://webthesis.biblio.polito.it/id/eprint/15369

Modifica (riservato agli operatori)