Implementazione di un protocollo di comunicazione safety-critical per una scheda multiprocessore = Implementation of a safety-critical communication protocol for a multiprocessor board

Le funzionalità di guida autonoma che si stanno affermando in campo automotive richiedono l'adozione di piattaforme computazionali estremamente performanti ma allo stesso tempo affidabili e "fault tolerant", ovvero in grado di gestire eventuali guasti senza compromettere la sicurezza degli utenti. In questo scenario, la centralina elettronica HDF (Hyper Data Fusion), sviluppata da Ideas&Motion s.r.l. nell'ambito del progetto AutoDrive, co-finanziato attraverso l'Iniziativa Tecnologica Congiunta ECSEL ed il programma quadro della Comunità Europea Horizon 2020, si prefigge di rendere disponibile una piattaforma di sviluppo ad alte prestazioni per applicazioni ADAS (Advanced Driver Assistance Systems), sfruttando la combinazione di diversi processori multi-core, in grado di unire una elevata potenza di calcolo ad una architettura di safety allo stato dell'arte. In particolare, la piattaforma hardware HDF è basata su due diversi processori che operano in stretta relazione. Il primo processore (NXP i.MX8QuadMax) è dedicato all'acquisizione dei dati dai sensori ed alla "data fusion", ovvero è in grado di combinare le informazioni provenienti dai diversi sensori presenti sull'autoveicolo (telecamere, radar, lidar, moduli inerziali, GPS, mappe satellitari, etc) e ricostruire una mappa dell'ambiente circostante sulla quale collocare gli oggetti rilevati. Tale processore fornisce la maggior parte della potenza computazionale richiesta, grazie a due core ARM Cortex A72, quattro core ARM Cortex A53 ed alla GPU integrata. Il secondo processore (Infineon AURIX TC297TA) è invece dedicato alla safety ed all'esecuzione delle parti di codice safety critical (riconoscimento delle situazioni di pericolo, calcolo delle contromisure, gestione degli avvisi e allarmi verso il guidatore, attuazione delle manovre di emergenza, etc). Grazie all'architettura interna in lockstep, ed all'utilizzo di un supervisore esterno integrato in un alimentatore dedicato, è possibile supportare applicazioni fino ad ASIL D. A sua volta, il safety processor supervisiona il fusion processor e ne garantisce l'integrità operativa. Nella suddetta architettura, è fondamentale un canale di comunicazione affidabile, sicuro e deterministico tra i due processori: una coppia di collegamenti SPI ad alta velocità, nei quali ogni processore funge da master in un collegamento SPI mentre è slave nell'altro, fornisce una adeguata banda di comunicazione a supporto dell'applicazione ed insieme la ridondanza richiesta dai requisiti di safety. Oggetto della presente tesi è lo sviluppo del software necessario, dal lato del fusion processor, ad implementare la comunicazione SPI inter-processore nelle due varianti, master e slave.