Parallel architectures for Processing-in-Memory

Milena Andrighetti

Parallel architectures for Processing-in-Memory.

Rel. Maurizio Zamboni, Mariagrazia Graziano, Giovanna Turvani. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2018

Preview

PDF (Tesi_di_laurea) - Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives.
Download (8MB) | Preview

Abstract:
Relatori:	Maurizio Zamboni, Mariagrazia Graziano, Giovanna Turvani
Anno accademico:	2018/19
Tipo di pubblicazione:	Elettronica
Numero di pagine:	140
Soggetti:
Corso di laurea:	Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering)
Classe di laurea:	Nuovo ordinamento > Laurea magistrale > LM-29 - INGEGNERIA ELETTRONICA
Aziende collaboratrici:	NON SPECIFICATO
URI:	http://webthesis.biblio.polito.it/id/eprint/9501

Modifica (riservato agli operatori)