La crescente complessità delle IP PHY SerDes necessaria per garantire elevati data-rate in applicazioni come High Performance Computing (HPC), Data Center e AI/ML, ha reso la simulazione di questi dispositivi sempre più onerosa dal punto di vista computazionale. Questa tesi in azienda, svolta in Synopsys, si concentra sul miglioramento delle velocità di simulazione degli IP Synopsys (PHY), prendendo come riferimento un IP PCIe6. Il lavoro si articola in due principali direzioni: l'ottimizzazione delle simulazioni digitali e lo sviluppo di modelli analogici comportamentali. La prima parte del lavoro riguarda l'ottimizzazione dei tempi di simulazione digitali, fondamentale per consentire ai customer un'accurata verifica dei loro SoC, contenenti più istanze dei SerDes PCIe6 prodotti da Synopsys.