UVM verification for Multicore architecture RISC5

Ismiana Qose

UVM verification for Multicore architecture RISC5.

Rel. Edgar Ernesto Sanchez Sanchez, Annachiara Ruospo. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2025

	PDF (Tesi_di_laurea) - Tesi Licenza: Creative Commons Attribution Non-commercial No Derivatives. Download (1MB)
	Archive (ZIP) (Documenti_allegati) - Altro Licenza: Creative Commons Attribution Non-commercial No Derivatives. Download (4MB)

Abstract:	UVM verification for Multicore architecture RISC5
Relatori:	Edgar Ernesto Sanchez Sanchez, Annachiara Ruospo
Anno accademico:	2024/25
Tipo di pubblicazione:	Elettronica
Numero di pagine:	57
Soggetti:
Corso di laurea:	Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering)
Classe di laurea:	Nuovo ordinamento > Laurea magistrale > LM-32 - INGEGNERIA INFORMATICA
Aziende collaboratrici:	NON SPECIFICATO
URI:	http://webthesis.biblio.polito.it/id/eprint/36460

Modifica (riservato agli operatori)