System level test techniques for automotive systems-on-chip

La crescente complessità di integrazione nei System on Chips, e soprattutto il loro utilizzo in nuove applicazioni ha stravolto il mondo del testing industriale e la complessità degli equipaggiamenti per il test. Il lavoro di tesi ha avuto come oggetto lo sviluppo di una centralina multicore in grado di realizzare il test del Burn-in su di un SoC automotive. Questo test mira a stimolare il device aumentando la switching activity dei vari gate che lo compongono, così da ottenere una stima della sua affidabilità e del suo comportamento in situazioni limite. La procedura implementata prevede che il device entri in test-mode attraverso la corretta configurazione del boundary-scan. Tale configurazione in questa tipologia di test prevede un'unica scan-chain formata da tutti i flip-flop del SoC. Il pattern di test inserito nella scan-chain è generato in maniera pseudo-random con un algoritmo LFSR ed è parallelamente compresso in output attraverso un algoritmo MISR. In questo contesto di analisi dello stress del circuito gli sforzi si sono poi spostati dall'ambito hardware ad un ambito euristico. La valutazione dello stress realizzato mantenendo fissi i valori sui nodi dei gate del circuito in simulazione, richiede un elevato tempo di computazione per ricavare le coppie in grado di generare affinità elettromagnetica. Per sopperire a tale problematica è stato realizzato un algoritmo di machine learning dalle prestazioni più efficienti in termini di velocità d'esecuzione.