Hardware Acceleration Based on FPGA for 5G NR Link Layer Simulator

Alberto Carboni

Hardware Acceleration Based on FPGA for 5G NR Link Layer Simulator.

Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2020

Preview

PDF (Tesi_di_laurea) - Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives.
Download (1MB) | Preview

Abstract:
Relatori:	Luciano Lavagno
Anno accademico:	2019/20
Tipo di pubblicazione:	Elettronica
Numero di pagine:	88
Soggetti:
Corso di laurea:	Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering)
Classe di laurea:	Nuovo ordinamento > Laurea magistrale > LM-32 - INGEGNERIA INFORMATICA
Aziende collaboratrici:	TELECOM ITALIA spa
URI:	http://webthesis.biblio.polito.it/id/eprint/14499

Modifica (riservato agli operatori)