Hardware Acceleration Based on FPGA for 5G NR Link Layer Simulator
Alberto Carboni
Hardware Acceleration Based on FPGA for 5G NR Link Layer Simulator.
Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2020
|
Preview |
PDF (Tesi_di_laurea)
- Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives. Download (1MB) | Preview |
Relatori
Tipo di pubblicazione
URI
 |
Modifica (riservato agli operatori) |
