Design of a Low Cost Single Gate Planar Junctionless Transistor over FD-SOI Wafer
Arian Nowbahari
Design of a Low Cost Single Gate Planar Junctionless Transistor over FD-SOI Wafer.
Rel. Matteo Cocuzza. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2019
|
Preview |
PDF (Tesi_di_laurea)
- Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives. Download (10MB) | Preview |
Relatori
Tipo di pubblicazione
URI
 |
Modifica (riservato agli operatori) |
