Livello precedente |
Baldo Martino. Progettazione di un ambiente di verifica digitale UVM SystemVerilog per un Protocollo Seriale custom = Design of an UVM SystemVerilog Digital Verification Environment for a custom Serial Protocol. Rel. Maurizio Martina. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2021