Livello precedente |
Giada Cappelletti. Generation and verification of timing constraints within the digital implementation flow for the Static Timing Analysis of ASICs. Rel. Maurizio Martina. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2024