Leonardo Pedone
Design and characterization of Variable Latency adders for floating-point arithmetic units.
Rel. Maurizio Martina. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2018
|
PDF (Tesi_di_laurea)
- Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives. Download (4MB) | Preview |
Abstract: |
Studio di architetture a latenza variabile per unità floating-point. |
---|---|
Relators: | Maurizio Martina |
Academic year: | 2017/18 |
Publication type: | Electronic |
Number of Pages: | 79 |
Subjects: | |
Corso di laurea: | Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering) |
Classe di laurea: | New organization > Master science > LM-29 - ELECTRONIC ENGINEERING |
Aziende collaboratrici: | UNSPECIFIED |
URI: | http://webthesis.biblio.polito.it/id/eprint/7439 |
Modify record (reserved for operators) |