polito.it
Politecnico di Torino (logo)

Fault tolerant L1 cache for the CORSAIR Multi-Core architecture

Milici, Giulio

Fault tolerant L1 cache for the CORSAIR Multi-Core architecture.

Rel. Alberto Macii. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2018

Abstract:

The purpose of the work of this thesis has been to design a fault tolerance system and therefore to find a solution to the presence of soft errors (they are errors not caused by hardware defects and generally have a transitory duration) in the L1 cache of the CORSAIR multi-core architecture, currently under development in the LISAN laboratories of CEA-Leti of Grenoble.

Relatori: Alberto Macii
Anno accademico: 2017/18
Tipo di pubblicazione: Elettronica
Informazioni aggiuntive: Tesi secretata. Full text non presente
Soggetti:
Corso di laurea: Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering)
Classe di laurea: Nuovo ordinamento > Laurea magistrale > LM-32 - INGEGNERIA INFORMATICA
Ente in cotutela: CEA-Leti (FRANCIA)
Aziende collaboratrici: CEA-Atomic Energy Commission
URI: http://webthesis.biblio.polito.it/id/eprint/7433
Modifica (riservato agli operatori) Modifica (riservato agli operatori)