Questa tesi di master presenta lo sviluppo e l'implementazione di un ambiente di metodologia di verifica universale (UVM) per i progetti analogici/misto-segnale (AMS). Questo rapporto si basa sull'uso della verifica digitale e dei modelli analogici per garantire una verifica precisa di un chip composto da blocchi analogici e digitali. Sviluppando ponti tra questi due domini per simulare il comportamento completo di un chip e introducendo il concetto di spie, vengono dimostrati significativi progressi nel processo di verifica. Questo migliora la riutilizzabilità, i costi di manutenzione, l'automazione, l'affidabilità e le prestazioni del processo di verifica. Questi ponti facilitano la comunicazione tra i domini digitali e analogici, garantendo una traduzione e un'interazione precise dei segnali.