Giacomo Catena
Progettazione RTL di una IP digitale riconfigurabile = RTL Design of a reconfigurable digital IP.
Rel. Maurizio Martina. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2024
|
Preview |
PDF (Tesi_di_laurea)
- Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives. Download (2MB) | Preview |
Abstract
Un SoC (System On Chip) tipicamente interagisce con un certo numero di periferiche digitali e/o analogiche, ciascuna delle quali possiede il suo sistema di interfacciamento e utilizza un determinato protocollo di comunicazione. Di conseguenza, per permettere alla CPU di scambiare dati con l'esterno per comunicare con queste, è necessario stanziare un numero di IP di interfacciamento tanti quanti sono i protocolli adoperati complessivamente. Questo significa dover riservare una quantità di area di silicio e celle di I/O per supportare la comunicazione con tutte le periferiche disponibili, portando ad un incremento significativo dello spazio occupato e dei costi. A onor del vero però, non è detto che il chip debba interagire con tutte queste per ogni applicazione eseguibile dalla CPU, indipendentemente dal fatto se si tratti di un chip di tipo ASIC (Application Specific Integrated Circuit) o General-Purpose.
Lo scopo di questo lavoro di tesi è quindi quello di proporre lo sviluppo di una IP digitale riconfigurabile che permette all'utente di configurare l'interfaccia tramite dei parametri per poter supportare, uno alla volta, diversi protocolli di comunicazione seriale che nello specifico sono SPI, UART e I2C
Relatori
Anno Accademico
Tipo di pubblicazione
Numero di pagine
Corso di laurea
Classe di laurea
Aziende collaboratrici
URI
![]() |
Modifica (riservato agli operatori) |
