Malo Christian Briand
Design and characterisation of a GC-eDRAM memory array with 22nm transistor.
Rel. Carlo Ricciardi. Politecnico di Torino, Corso di laurea magistrale in Nanotechnologies For Icts (Nanotecnologie Per Le Ict), 2020
|
Preview |
PDF (Tesi_di_laurea)
- Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives. Download (1MB) | Preview |
Abstract
Il ridimensionamento della cella di memoria è l'obiettivo di spingere ulteriormente ogni giorno la ricerca. Per raggiungere questo obiettivo le principali alternative sono utilizzare transistor sempre più piccoli o innovare sul tipo di memoria utilizzata. Tra i diversi tipi di memorie dinamiche ad accesso casuale (DRAM), la DRAM incorporata a celle di guadagno (GC-eDRAM) è una memoria basata su celle più compatte rispetto alla DRAM convenzionale pur essendo a basso consumo e compatibile con CMOS. Il principale vantaggio di questo tipo di cella di memoria sono le sue ridotte dimensioni, infatti può essere implementato con solo due transistor. La compatibilità CMOS consente a questa memoria di ridimensionarsi con la nuova innovazione realizzata sulla tecnologia dei transistor.
In questo lavoro verrà presentata l'implementazione di questa cella di memoria con le tecnologie del nodo del transistor da 22nm
Relatori
Anno Accademico
Tipo di pubblicazione
Numero di pagine
Corso di laurea
Classe di laurea
URI
![]() |
Modifica (riservato agli operatori) |
