Studio e sviluppo di un Moltiplicatore Floating Point Approssimato per applicazioni Low-Power ed Error-Tolerant = Study and development of an Approximate Floating Point Multiplier for Low-Power and Error-Tolerant applications

Elevati valori di area occupata e potenza dissipata di una unita' hardware Floating Point (IEEE 754), spesso ne limitano la sua realizzazione all'interno di processori, sopratutto quelli destinati per applicazioni Embedded, dove la complessita' delle unita' interne e sopratutto l'area occupata da esse, sono parametri critici. A tale proposito viene proposta una versione Approssimata dell'unita' Floating Point per la moltiplicazione, il cui scopo e' quello di raggiungere un compromesso tra Area/Potenza/Ritardo ed errore introdotto. E' noto infatti che, in recenti applicazioni Embedded (Voice Recognition, Image Processing, Machine Learning etc.), una certa imprecisione nelle variabili di lavoro interne puo' essere tollerata (Error-Tolerant Applications), e quindi l'utilizzo di operatori matematici approssimati per l'elaborazione dei dati, non compromette il funzionamento dell'applicazione ma ne semplifica l'implentazione e ne riduce l'area. In particolare e' stata sviluppata una nuova architettura di Compressore 4-2 approssimata per la moltiplicazione, la cui area e' stata ulteriormente ridotta rispetto ad un Design di Compressore 4-2 approssimato presente in letteratura (Peipei Yin), raggiungendo un miglior rapporto area/errore. Inoltre la nuova architettura di Compressore 4-2 approssimata, e' stata confrontata con altre tecniche presenti in letteratura confermando sempre un miglior compromesso tra area ed errore introdotto. In aggiunta, viene dimostrato che in un Moltiplicatore Floating Point approssimato, tramite l'utilizzo di Compressori 4-2 inesatti, non e' rispettata la proprieta' commutativa della moltiplicazione (A x B != B x A); di conseguenza anche se vengono mantenuti gli stessi operandi A e B, l'errore assoluto generato dall'approssimazione non e' costante, ma e' dipendente dall'ordine con cui A e B vengono posti all'ingresso. Quello che si evince inoltre e' che all'aumentare del numero di Compressori 4-2 approssimati, la variazione dell'errore dovuto alla non validita' della proprieta' commutativa diventa piu' elevata. La Tesi e' stata svolta, durante un periodo di 6 mesi, all'interno del gruppo Advanced Systems Technology, Ultra Low Power Platform (AST-ULPP) di STMicroelectronics - Catania. Il Gruppo AST-ULPP ha la missione di sviluppare architetture avanzate a basso consumo per applicazioni strategiche nell'ambito dell'elettronica digitale, e da qualche anno sta lavorando sull'aritmetica approssimata per aumentare l'efficienza in area e prestazioni dei loro dispositivi.