Design and programming of a coprocessor for a RISC-V architecture

Davide Pala

Design and programming of a coprocessor for a RISC-V architecture.

Rel. Massimo Poncino. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2017

Preview

PDF (Tesi_di_laurea) - Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives.
Download (2MB) | Preview

Abstract:	Design and programming of a coprocessor for a RISC V architecture
Relatori:	Massimo Poncino
Anno accademico:	2017/18
Tipo di pubblicazione:	Elettronica
Numero di pagine:	99
Soggetti:
Corso di laurea:	Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering)
Classe di laurea:	Nuovo ordinamento > Laurea magistrale > LM-32 - INGEGNERIA INFORMATICA
Aziende collaboratrici:	CEA-Atomic Energy Commission
URI:	http://webthesis.biblio.polito.it/id/eprint/6589

Modifica (riservato agli operatori)