integrato un moderno tool di "hierarchical" signoff = Enabling a hierarchical signoff tool

Questo elaborato descrive un tirocinio svolto su un moderno flow per CPU, con attenzione al timing-signoff. Il "flat" signoff è ancora il riferimento per l’accuratezza, ma richiede un lungo run-time su scala full-chip. Io ho integrato un moderno tool di "hierarchical" signoff nei nostri script e nei nostri sistemi (compute farm), confrontandolo con l’approccio "flat" su un progetto recente. Distribuendo il timing signoff basato su ECO a livello di partizione e analizzando le timing views in parallelo, la "hierarchical" run ha permesso di ridurre la run-time da 66 ore a circa 24 ore. Oggi però il tool non supporta il riassemblaggio del chip né altri step per il chip closure (come l’inserimento dei filler), quindi è ancora necessario un passaggio "flat" finale per arrivare alla qualità di tape-out.