polito.it
Politecnico di Torino (logo)

Caractérisation électrique et fiabilité de la prochaine génération de transistors FDSOI = Electrical characterization and Reliability of next generation of FDSOI transistors

Elhadji Alhousseyni Diallo

Caractérisation électrique et fiabilité de la prochaine génération de transistors FDSOI = Electrical characterization and Reliability of next generation of FDSOI transistors.

Rel. Carlo Ricciardi. Politecnico di Torino, Corso di laurea magistrale in Nanotechnologies For Icts (Nanotecnologie Per Le Ict), 2024

Abstract:

Durante questo stage sono state eseguite diverse caratterizzazioni per studiare come i cambiamenti di processo o di materiale influenzano le caratteristiche CV del transistor. E stata condotta ` una breve revisione della letteratura per evidenziare i vantaggi dell’FDSOI nei nodi tecnologici avanzati e spiegare la necessita di utilizzare materiali ad alta permettivit ` a (alto k) come ossido di ` gate. Per spiegare le misurazioni sperimentali e stato utilizzato un approccio quantistico del con- ` densatore MOS mediante risoluzione accoppiata delle equazioni di Poisson e Schrodinger. ¨ E stato ` riscontrato un buon accordo tra la simulazione e le misurazioni. L’analisi dei risultati ha mostrato una modifica dell’EOT con lo spessore della griglia TiN, con un EOT inferiore per un TiN piu` sottile. Si e inoltre riscontrato che la funzione lavoro dipende dal processo, in particolare dalla ` tecnica di deposizione TiN. E stata notata una differenza marginale nella corrente di dispersione ` del gate a seconda del materiale ad alto k utilizzato (HfO2 o HfSiON). Successivamente e stato ` studiato l’effetto della polarizzazione inversa e del drogaggio del canale nei transistor FDSOI. E` stato proposto un metodo per determinare in modo efficiente il drogaggio del canale sfruttando la linearita della differenza delle tensioni di soglia ai gate front e back con il drogaggio del canale. ` Infine e stata studiata la contaminazione da litio su ossidi sottili di 10 nm. EOT e Dit non sono ` stati influenzati dalla contaminazione, ma le piastre contaminate hanno mostrato una conduttanza di inversione piu elevata rispetto a quelle non contaminate. ` E stato dettagliato un modello ` basato sulla generazione-ricombinazione tramite trappole presenti nel volume di silicio. Il metodo e stato applicato con successo per adattarsi al forte regime di inversione della caratteristica CV.

Relatori: Carlo Ricciardi
Anno accademico: 2024/25
Tipo di pubblicazione: Elettronica
Numero di pagine: 50
Informazioni aggiuntive: Tesi secretata. Fulltext non presente
Soggetti:
Corso di laurea: Corso di laurea magistrale in Nanotechnologies For Icts (Nanotecnologie Per Le Ict)
Classe di laurea: Nuovo ordinamento > Laurea magistrale > LM-29 - INGEGNERIA ELETTRONICA
Aziende collaboratrici: NON SPECIFICATO
URI: http://webthesis.biblio.polito.it/id/eprint/33767
Modifica (riservato agli operatori) Modifica (riservato agli operatori)