![](/style/images/tocco.png)
Corentin Marais
Adding of a vector co-processor on an open-source RISC-V core for cryptographic algorithms execution.
Rel. Carlo Ricciardi. Politecnico di Torino, Corso di laurea magistrale in Nanotechnologies For Icts (Nanotecnologie Per Le Ict), 2023
![]() |
PDF (Tesi_di_laurea)
- Tesi
Accesso riservato a: Solo utenti staff fino al 27 Ottobre 2024 (data di embargo). Licenza: Creative Commons Attribution Non-commercial No Derivatives. Download (1MB) |
Abstract: |
Questa tesi di master è un lavoro di indagine sui co-processori vettoriali per l’esecuzione di algoritmi crittografici. Questo lavoro si concentra su un algoritmo chiamato Keccak, utilizzato nelle diverse fasi dell’algoritmo crittografico post-quantistico Dilitio. Per valutare le prestazioni di Keccak su un co-processore vettoriale chiamato Ara, sono state necessarie implementazioni di protypes di istruzioni nel modello esistente. Questo lavoro preliminare ha lo scopo di misurare l’importanza di questa architettura per i futuri prodotti di Thales. Questi sei mesi di tirocinio sono serviti a dimostrare che il processore Ara attualmente disponi- bile non è adatto all’elettronica di bordo. Se Ara è configurato con due unità esecutive, così come l’istruzione per le permutazioni, il guadagno rispetto a un processore cv32a6 è di circa il 70%. Tuttavia, questo vantaggio non è sufficiente per competere con l’acceleratore Asic utilizzato nei prodotti attuali. Anche ottimizzando Ara, la sua sintesi lo valuta intorno a 300 porte logiche equivalenti basate sulla tecnologia ST C28SOI che è superiore alle prestazioni previste. Infine, un acceleratore vettoriale potrebbe essere progettato mescolando Ara con un’altra architettura chiamata Spatz per soddisfare i requisiti di Thales in termini di velocità di esecuzione e risorse. Tuttavia, sono necessarie ulteriori ricerche per ottenere una tecnologia matura e competitiva |
---|---|
Relatori: | Carlo Ricciardi |
Anno accademico: | 2023/24 |
Tipo di pubblicazione: | Elettronica |
Numero di pagine: | 62 |
Soggetti: | |
Corso di laurea: | Corso di laurea magistrale in Nanotechnologies For Icts (Nanotecnologie Per Le Ict) |
Classe di laurea: | Nuovo ordinamento > Laurea magistrale > LM-29 - INGEGNERIA ELETTRONICA |
Aziende collaboratrici: | Institut Polytechnique de Grenoble |
URI: | http://webthesis.biblio.polito.it/id/eprint/28998 |
![]() |
Modifica (riservato agli operatori) |